• ladder logic

ladder logic (suomeksi)

Määritelmät:

• (lb, en, computing) A technique for describing and drawing electrical logic schematics